Padrão LPDDR6 Finalizado pela JEDEC: Aumentando a Velocidade, Reduzindo o Consumo de Energia, Fortalecendo a Segurança
Arkadiy Andrienko
O consórcio da indústria JEDEC concluiu oficialmente o desenvolvimento das especificações LPDDR6 – a próxima geração de memória eficiente em energia voltada para dispositivos móveis, sistemas automotivos e aceleradores de IA. O padrão JESD209-6 substitui o LPDDR5X com melhorias significativas em três áreas principais.
Avançando além da abordagem clássica de canal duplo, o LPDDR6 emprega uma "rodovia de dados dupla": cada chip terá 2 sub-canais independentes, cada um com 12 linhas de dados (DQ) e 4 linhas de comando/endereço (CA). Esta arquitetura permite:
- Aumento da largura de banda sem adicionar mais pinos
- Comutação flexível entre pacotes de dados de 32 bytes e 64 bytes
- Manipulação eficiente de cargas de trabalho assimétricas.
Um controlador de energia adaptativo (DVFSL) analisará a carga de trabalho em tempo real, diminuindo dinamicamente a tensão VDD2 durante estados ociosos. Ele também ativa automaticamente um modo de canal único para processos em segundo plano. Combinadas, essas inovações podem economizar até 18% de energia nas operações de atualização de células de memória.
Além disso, o LPDDR6 marca a primeira implementação dos seguintes recursos em memória móvel:
- Contagem de Ativação por Linha (Proteção contra Row Hammer): Mitiga o risco de ataques de row hammer.
- Partições Isoladas para Processos Críticos (Carve-out Meta): Cria zonas seguras dentro da memória.
- Criptografia de Canal de Ponta a Ponta: Garante a segurança dos dados em trânsito.
- Código de Correção de Erros (ECC) On-Die: Corrige erros no nível do chip para melhorar a integridade dos dados.
De acordo com estimativas da Samsung e SK Hynix, os chips LPDDR6 produzidos em massa não devem chegar antes do final de 2026.
