AMD EPYC Venice Especificações Vazadas: Primeiros Chips de 2nm com Arquitetura Híbrida

Especificações dos próximos processadores EPYC da AMD, codinome Venice, vazaram online. De acordo com informações do fórum Tieba Baidu, esses chips serão os primeiros da indústria fabricados no nó de 2nm da TSMC, trazendo grandes ganhos em desempenho e eficiência energética.

Venice contará com uma arquitetura híbrida combinando núcleos padrão Zen 6 com núcleos de alta densidade Zen 6C. Em sua configuração mais avançada, o Venice baseado em Zen 6C pode ter até 256 núcleos e 512 threads, dobrando o que os atuais chips Turin baseados em Zen 5 oferecem. Para cargas de trabalho mais convencionais, haverá versões com até 96 núcleos Zen 6.

Cada die CCD, como mostrado nos diagramas, abriga 12 núcleos e 128 MB de cache L3—o dobro da quantidade encontrada na geração anterior. Um único processador pode integrar até 8 desses dies. A plataforma também introduzirá dois tipos de soquete: SP7 para sistemas de alto desempenho com TDPs de até 600W, e SP8 visando o segmento de médio porte com TDP de 350–400W.

O suporte à memória também está recebendo uma atualização séria. Os chips Venice lidarão com configurações de memória de 12 e 16 canais, um recurso crítico para cargas de trabalho de IA e processamento de grandes volumes de dados. De acordo com fontes internas, a linha deve ser lançada em 2026, com anúncios oficiais provavelmente chegando nos próximos meses.